PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-039797

(43) Date of publication of application: 13.02.2001

(51)Int.Cl.

C30B 29/06

H01L 21/20 H01L 21/208

(21)Application number : 11-213749

(71)Applicant: MITSUBISHI MATERIALS

SILICON CORP

MITSUBISHI MATERIALS CORP

(22) Date of filing:

28.07.1999


(72)Inventor: KOYA HIROSHI

KIMURA MASAKI

(54) SILICON WAFER FOR LAMINATING EPITAXIAL LAYER AND EPITAXIAL WAFER (57)Abstract:

PROBLEM TO BE SOLVED: To form an epitaxial layer being a thin film on the surface of which trace of COP and LD are almost not generated when it is formed and whose electrical characteristics are improved and the production yield is high.

SOLUTION: A silicon wafer is used for laminating an epitaxial layer of a thin film. In the silicon wafer, the number of particles and the number of interstitial dislocations due to crystallization are controlled to be 0 to 10 per wafer, respectively. The silicon wafer has an electrical resistance of ≤0.02 Ωcm, and an epitaxial thin layer being a thin film having an electrical resistance of ≥ $0.1~\Omega cm$ is formed on the wafer by a reduced pressure CVD method. The thickness of the epitaxial thin layer is preferably 0.5 to 5 μm.



LEGAL STATUS

[Date of request for examination]

07.10.2002





PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001039797 A

(43) Date of publication of application: 13.02.01

(51) Int CI

C30B 29/06

H01L 21/20 H01L 21/208

(21) Application number: 11213749

(22) Date of filing: 28.07.99

(71) Applicant:

MITSUBISHI MATERIALS SILICON

CORP MITSUBISHI MATERIALS

CORP

(72) Inventor:

KOYA HIROSHI

KIMURA MASAKI

P B B




(54) SILICON WAFER FOR LAMINATING EPITAXIAL LAYER AND EPITAXIAL WAFER

(57) Abstract:

PROBLEM TO BE SOLVED: To form an epitaxial layer being a thin film on the surface of which trace of COP and LD are almost not generated when it is formed and whose electrical characteristics are improved and the production yield is high.

SOLUTION: A silicon wafer is used for laminating an epitaxial layer of a thin film. In the silicon wafer, the number of particles and the number of interstitial dislocations due to crystallization are controlled to be 0 to 10 per wafer, respectively. The silicon wafer has an electrical resistance of ≤0.02 Ωcm, and an epitaxial thin layer being a thin film having an electrical resistance of \approx 0.1 Ω cm is formed on the wafer by a reduced pressure CVD method. The thickness of the epitaxial thin layer is preferably 0.5 to 5 μ m.

COPYRIGHT: (C)2001,JPO





(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-39797

(P2001-39797A)

(43)公開日 平成13年2月13日(2001.2.13)

(51)Int.Cl.'
C 3 0 B 29/06
H 0 1 L 21/20
21/208

.

FI C30B 29/06 H01L 21/20 21/208 デーマコート (参考) A 4G077 5F052

P 5F053

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番母

特買平11-213749

戲別配母

(22)出窗日

平成11年7月28日(1999.7.28)

(71) 出顧人 000228925

三菱マテリアルシリコン株式会社

東京都千代田区大手町一丁目5番1号

(71)出顧人 000006264

三菱マテリアル株式会社

東京都千代田区大手町1丁目5番1号

(72)発明者 小屋 浩

東京都千代田区大手町1丁目5番1号 三

菱マテリアルシリコン株式会社内

(74)代理人 100085372


弁理士 須田 正義

最終頁に続く

(54) 【発明の名称】 エピタキシャル層積層用シリコンウェーハ及びエピタキシャルウェーハ



(57)【要約】



【特許的求の範囲】

【餶求項1】 薄膜のエピタキシャル層を積層するため のシリコンウェーハであって、

結晶に起因したパーティクル及び侵入型転位がそれぞれ ウェーハ当り0~10個であることを特徴とするエピタ キシャル層積層用シリコンウェーハ。

【 請求項2 】 闘求項1記載のシリコンウェーハの抵抗 率がO. 02Qcm以下であって、前記シリコンウェー ハ上に減圧化学的気相堆積法で抵抗率が0. 1Qcm以 上の薄膜のエピタキシャル層が形成されたエピタキシャ 10 ルウェーハ。

【酚求項3】 薄膜のエピタキシャル層の厚さが0.5 ~5.µmである請求項2記載のエピタキシャルウェー

【発明の詳細な説明】

100011

【発明の瓜する技術分野】本発明は、チョクラルスキー 法(以下、CZ法という。) により作られた、薄膜のエ ビタキシャル層を積層するためのシリコンウェーハ及び エピタキシャル層が積層されたエピタキシャルウェーハ 20 ・に関するものである。

[0002]

【従来の技術】これまでエピタキシャルウェーハはまず 高性能パイポーラトランジスタに応用され、次いでパイ ボーラ丨Cに応用されてきた。エピタキシャルウェーハ では、越板となるシリコンウェーハ上に任意の膜厚及び 抵抗率の単結晶シリコンのエピタキシャル層を形成でき るため、例えば低抵抗基板上に高抵抗エピタキシャル層 を形成することにより、高速度トランジスタを実現する 合衆子間の効果的な分離が、エピタキシャル層の形成に より有効に行われる。近年、トランジスタの動作速度を より向上して高性能化するために、薄膜のエピタキシャ ル層の厚さを極力聴くすることが求められている。

【0003】しかし、との要求に応えるためにエピタキ シャル層を極力薄く (例えば3μm以下) にすると、基 板となるシリコンウェーハの表面に、結晶に起因したパ ーティクル (Crystal Originated Particle、以下、C OPという。)や、仮入型転位(Interstitial-type La rge Dislocation Loop、以下、LDという。)が存在す 40 る場合には、問題を生じる。ことでCOPは鏡面研磨後 のシリコンウェーハをアンモニアと過酸化水素の混合液 で洗浄すると、ウェーハ表面にピットが形成され、この ウェーハをパーティクルカウンタで測定すると、ビット も本来のパーティクルとともにパーティクルとして検出 される結晶に起因した欠陥である。またLDは、結晶の 格子欠陥の1つであって、転位クラスタとも呼ばれた り、或いはこの欠陥を生じたシリコンウェーハをフッ酸 を主成分とする選択エッチング液に浸潤するとピットを 生じることから転位ビットとも呼ばれる。

【0004】即ち、基板となるシリコンウェーハ表面に COPが存在すると、Cのウェーハの表面の形状を倣っ て、エピタキシャル層表面にもCOPの痕跡が現れる。 また基板となるシリコンウェーハ表面にLDが存在する と、このウェーハ上にエピタキシャル層を形成するとき にエビ炉の加熱により、エピタキシャル層の下のウェー ハ(基板)において、LDとなって顕在化し、このLD がエピタキシャル層表面の欠陥密度を増大させてしま う.

٠2

【0005】エピタキシャル層表面にCOPの痕跡や、 LDが顕在化する場合には、これらの痕跡等は電気的特 性、例えば酸化膜の経時絶縁破壊特性 (Time Dependent dielectric Breakdown、TDDB)、酸化膜耐圧特性 (Time Zero Dielectric Breakdown、TZDB) 等を劣 化させる原因となる。またCOPの痕跡及びLDがエピ タキシャル層表面に存在するとデバイスの配線工程にお いて段差を生じ、この段差は断線の原因となって、製品 の歩留りを低くする。本出願人らは、この点を解決する ために「薄膜エピタキシャルウェーハおよびその製造方 法」に関する特許出願を行った(特開平10-2090 56、同10-209057)。即ち、本出願人らは、 特開平10-209056号公報により、COP密度が. 1×10'個/cm'以下であって、しかもその表面にC OPが存在しないか、又は少ない個数で存在する単結晶 シリコン基板をCZ法で作製し、との基板上に減圧下で 厚さ4. 0μm未満のエピタキシャル層を形成する方法 及びその薄膜エピタキシャルウェーハを提案した。また 特開平1.0-209057号公報により、p型不純物が 高浪度にドープされ、しかもその表面にCOPが存在し ととができる。またバイポーラICで必須であるpn接 30 ないか、又は少ない個数で存在する単結晶シリコン基板 をC Z 法で作製し、Cの基板上に減圧下で厚さ4.0μ m未満のエピタキシャル層を形成する方法及びその薄膜 エピタキシャルヴェーハを提案した。これらの方法によ れば、例えば厚さ1μmのエピタキシャル層の形成で、 **6 インチウェーハで 0. 13 μ m以上のCOPの数を 5** 0個以下にすることができる。

100001

【発明が解決しようとする課題】しかし、上記2つの方 法とも、基板となるシリコンウェーハをCZ法で0.4 mm/分程度の比較的低い速度で引上げたシリコン単結 晶から作製しているため、このシリコンウェーハではC OPの発生を抑制できるものの、LDが発生してしま い、エピタキシャル層表面にLDが顕在化するという上 記問題が未解決であった。本発明の目的は、薄膜のエピ タキシャル層を形成したときにこのエピタキシャル層表 面にCOPの痕跡もLDも殆ど生じさせない、エピタキ シャル層積層用シリコンウェーハを提供することにあ る。本発明の別の目的は、電気的特性がより向上し、か つ製造時の歩留りも大きい薄膜のエピタキシャル層が形 50 成されたエピタキシャルウェーハを提供することにあ



3

る。 【0007】

【課題を解決するための手段】請求項1に係る発明は、 薄膜のエピタキシャル層を積層するためのシリコンウェ ーハであって、結晶に起因したパーティクル(COP) 及び侵入型転位(LD)がそれぞれウェーハ当り0~1 0個であることを特徴とするエピタキシャル層積層用シ リコンウェーハである。COPもLDもそれぞれウェー ハ当り0~10個であるシリコンウェーハであるため、 薄膜のエピタキシャル層の厚さを極薄にしても、このエ 10 ピタキシャル層の表面にはCOPの痕跡は全く生じず、 かつLDも全く顕在化しない。COP及びLDのウェー ハ当りの個数は直径12インチ以下のウェーハでの個数 をいう

【0008】前求項2に係る発明は、請求項1に記載さ れたシリコンウェーハの抵抗率が0.020cm以下で あって、このシリコンウェーハ上に減圧化学的気相堆積 (以下、CVDという。) 法で抵抗率が0.1Qcm以 上の尊願のエピタキシャル層が形成されたエピタキシャ ルウェーハである。 減圧CVD法でエピタキシャル成長 20 することにより、エピタキシャル成長温度を低く抑えて 均一の厚さを有するエピタキシャル層を形成でき、かつ 高濃度基板 (ウェーハ) から薄膜のエピタキシャル層へ のオートドーピングを抑制できる。同時に低抵抗のシリ コンウェーハに高抵抗のエピタキシャル層を形成して作 製されたエピタキシャルウェーハは、高速度トランジス タを実現することができ、しかもエピタキシャル層の表 面にCOPの痕跡やLDが殆どないため、このエピタキ シャルウェーハは電気的特性がより向上し、かつ製造時 の歩留りも大きい。

【0008】 静水項3に係る発明は、静水項2に係る発明であって、薄膜のエピタキシャル層の厚さが0.5~5μmであるエピタキシャルウェーハである。 基板となるシリコンウェーハ表面のCOPやLDによる電気的特性の低下を生じることなく、 薄膜のエピタキシャル層を上記範囲の極薄にすることにより、 このエピタキシャルウェーハからトランジスタを作製した場合に、トランジスタの動作速度をより向上して高性能化することができる。

[0010]

【発明の実施の形態】本発明の薄膜のエピタキシャル層を積層するためのシリコンウェーハは、C Z 法によりホットゾーン炉内のシリコン酸液からインゴットをボロンコフ(Voronkov)の理論に基づいた所定の引上げ速度プロファイルで引上げた後、C のインゴットをスライスして作製される。一般的に、C Z 法によりホットゾーン炉内のシリコン酸液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥(point defect)と点欠陥の凝集体(applomerates:三次元欠陥)が発生する。点欠陥は空孔型点欠陥と

格子間Si型点欠陥という二つの一般的な形態がある。 空孔型点欠陥は一つのシリコン原子がシリコン結晶格子 で正常的な位置の一つから離脱したものである。このような空孔が空孔型点欠陥になる。一方、原子がシリコン 結晶の格子点以外の位置(インタースチシャルサイト) で発見されるとこれが格子間Si点欠陥になる。

【0011】点欠陥は一般的にシリコン融液(溶融シリ コン)とインゴット(固状シリコン)の間の接触面で形 成される。しかし、インゴットを継続的に引上げるとと によって接触面であった部分は引上げとともに冷却し始 める。冷却の間、空孔型点欠陥又は格子間S i 型点欠陥 は拡散により互いに合併して、空孔型点欠陥の凝集体 (vacancy agglomerates) 又は格子間Si型点欠陥の疑 集体 (interstitial applomerates) が形成される。言 い換えれば、凝集体は点欠陥の合併に起因して発生する 三次元構造である。空孔型点欠陥の凝集体は前述したC OPの他に、LSTD (Laser ScatteringTomograph De fects) 又はFPD (Flow Pattern Defects) と呼ばれ る欠陥を含み、格子間S i 型点欠陥の凝集体は前述した LDなどの欠陥を含む。FPDとは、インゴットをスラ イスして作製されたシリコンウェーハを30分間セコ (Secco) エッチング液で化学エッチングしたときに現 れる特異なフローバターンを呈する痕跡の源であり、し STDとは、シリコン単結晶内に赤外線を照射したとき にシリコンとは異なる屈折率を有し散乱光を発生する源

【0012】ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をV(mm/分)、ホットゾーン構造でインゴットーシリコン融液の接触面の温度勾配をG(C/mm)とするときに、V/G(mm・/分・C)を制御するととである。この理論では、図1に示すように、V/Gは関数として空孔違度及び格子間Si領域の境界がV/Gによって決定されることを説明している。より詳しくは、V/G比が臨界点以上では空孔型点欠陥が支配的に存在するインゴットが形成される反面、V/G比が臨界点以下では格子間Si型点欠陥が支配的に存在するインゴットが形成される。

【0013】本発明の所定の引上げ速度プロファイルは、インゴットがボットゾーン炉内のシリコン溶触物から引上げられる時、温度勾配に対する引上げ速度の比(V/G)が格子間Si型点欠陥の凝集体の発生を防止する第1臨界比((V/G)」)以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第2臨界比((V/G)」)以下に維持されるように決められる。

【0014】この引上げ速度のプロファイルは、実験的 に基準インゴットを軸方向にスライスすることで、又は これらの技術を組合わせることで、シミュレーションに





5

よって上記ボロンコフの理論に基づき決定される。即ち、この決定は、シミュレーションの後、インゴットの軸方向スライス及びスライスされたウェーハの確認を行い、更にシミュレーションを繰り返すことによりなされる。シミュレーションのために複数種類の引上げ速度が所定の範囲で決められ、複数個の基準インゴットが成長される。図2に示すように、シミュレーションのための引上げ速度プロファイルは1.2mm/分の低い引上げ速度(c)及び再び高い引上げ速度(d)に調整される。上記にい引上げ速度は0.4mm/分又はそれ以下であることもあってもよく、引上げ速度(b)及び(d)での変化は線形的なものが望ましい。

(0015) 異なった速度で引上げられ複数個の基準インゴットは各別に軸方向にスライスされる。最適のV/Gが軸方向のスライス、ウェーハの確認及びシミュレーションの結果の相関関係から決定され、続いて最適な引上げ速度プロファイルが決定され、そのプロファイルでインゴットが製造される。実際の引上げ速度プロファイルは所望のインゴットの直径、使用される特定のホットソーン炉及びシリコン融液の品質等を含めてこれに限定されない多くの変数に依存する。

[0016] 引上げ速度を徐々に低下させてV/Gを連続的に低下させたときのインゴットの断面図を描いてみると、図3に示される事実が分かる。図3には、インゴット内での空孔型点欠陥が支配的に存在する豊富領域が[V]、格子間Si型点欠陥が支配的に存在する領域が[1]、及び空孔型点欠陥の凝集体及び格子間Si型点欠陥の凝集体及び格子間Si型点欠陥の凝集体及び格子間Si型点欠陥の凝集体及び格子間Si型点欠陥が支配的に存在する領域を含む。位置P,は位置P,に比べて中央に小さい空孔型点欠陥が支配的に存在する領域を含む。位置P,は格子間Si型点欠陥が支配的に存在するリング領域及び中央のパーフェクト領域を含む。また位置P,は中央に空孔型点欠陥もなく、機部分に格子間Si型点欠陥もなく、機部分に格子間Si型点欠陥もないので全てパーフェクト領域である。

【0017】図3から明らかなように、位置P,に対応したウェーハW,は、中央に空孔型点欠陥が支配的に存在する領域を含む。位置P,に対応したウェーハW,は、ウェーハW,に比べて中央に小さい面积で空孔型点欠陥が支配的に存在する領域を含む。位置P,に対応したウェーハW,は、格子間Si型点欠陥が支配的に存在するリング及び中央のバーフェクト領域を含む。また位置P,に対応したウェーハW,は中央に空孔型点欠陥もないし、緑部分に格子間Si型点欠陥もないので全てパーフェクト領域である。

【0018】 この空孔型点欠陥が支配的に存在する領域 のパーフェクト領域に接する僅かな領域、及び全てがパーフェクト領域では、ウェーハ面内でCOPもLDも発 50

生していない。図4に示すように、ウェーハW,ではウェーハの半径の1/2付近にOSFリングが発生する。ここでOSFとは、酸化誘起積層欠陥(Oxidation Induced Stacking Fault)の略器であり、結晶成長時にその核となる酸素析出物の微小欠陥が導入され、半導体デバイスを製造する際の酸化工程等の熱処理でウェーハの状態で顕在化する欠陥である。この熱処理条件としては、例えば酸素雰囲気下、1000℃±30℃の温度で2~5時間熱処理し、引続き1130℃±30℃の温度で1~16時間熱処理することが挙げられる。このOSFリングで囲まれた空孔型点欠陥が支配的に存在する領域はCOPが出現する傾向がある。これに対して、ウェーハW,ではOSFはリング状にならずに、ウェーハの中心部にのみ発生する。

٠6

【0019】本発明で用いられるシリコンウェーハは、このウェーハW、又は全てがパーフェクト領域のW、である。このシリコンウェーハW、は、図5に示すように〇SFがリング状でなく、中心部にのみ顕在化するように選定して決められた引上げ速度プロファイルで成長したインゴットをスライスして作製される。図6はその平面図である。このシリコンウェーハW、ではOSFがリング状を形成しないため、СОРフリーである。またしDの発生もない。またシリコンウェーハW、は、図7に示すように全てパーフェクト領域を作るように選定して決められた引上げ速度プロファイルで成長したインゴットをスライスして作製される。図8はその平面図である。このシリコンウェーハW、についても、COPフリーであり、LDの発生もない。

【0020】 CCで、COPフリーとは0.12μm以上のCOPの数を実質的に0個であることをいう。なお、COPのサイズは、パーティクルカウンタの製造メーカー、型式によって異なる値を示すことがあるため、本明細書において「0.12μmのCOP」とは、垂直入射型のKLA-Tencor社製のSFS6200シリーズ、ADE社製のCR80シリーズ又は日立電子エンジニアリング社製のLS6000シリーズの各パーティクルカウンタで0:12μmの値を示すCOPをいう。また上記パーティクルカウンタで計測される値はポリスチレンラテックス粒子の換算値であり、原子間力顕微鏡(AFM)による実測値ではない。

【0021】上記条件で引上げられたインゴットをスライスして作製されたシリコンウェーハW.又はW.の表面には、シリコンのエピタキシャル成長によるエピタキシャル層が形成される。このエピタキシャル成長には、エピタキシャル層の結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの観点から、CVD法が採用される。CVD法によるシリコンのエピタキシャル成長は、例えばSiCl.、SiHCl.、SiH.Cl. SiH.Cl. SiH.Cl.



,又は♥,の表面に、原料ガスの熱分解又は退元により生 成されたシリコンを析出させることで行われる。特に薄 脳のエピタキシャル層を形成する場合、エピタキシャル 成長温度を低く抑えて均一の厚さを有するエピタキシャ ル層を形成でき、かつ高濃度基板(ウェーハ)から薄膜 のエピタキシャル圏へのオートドーピングを抑制できる ことから、減圧CVD(10~15Torr)が好まし

【0022】エピタキシャルウェーハが、高性能パイポ ーラトランジスタやバイポーラ I C用のエピタキシャル 10 -ウェーハである場合には、基板となるシリコンウェーハ は低抵抗に、エピタキシャル層は高抵抗に作製する。こ · のようなシリコンウェーハW,又はW,としては、抵抗率 が0.02Ωcm以下、好ましくは0.01~0.02 Qcm、 更に好ましくは0、 015Qcm以下の低抵抗 のものが用いられ、またこのようなエピタキシャル層と しては、抵抗率が5Ωcm以上、好ましくは10Ωcm 以上のものが用いられる。との低抵抗のシリコンウェー ハは、CZ法によるシリコン単結晶の引上げ時に、p型 の場合、ドーパントとしてB (ポロン) が3×10¹⁸a 20 toms/cm'以上の設度で、またn型の場合、ドー パントとしてSb (アンチモン) が1×10¹¹ a t o m s/cm'以上の設度で用いられる。また高抵抗のエビ タキシャル層の形成時には、原料ガスとともにB.H.、 PH,、AsH,などのガスが使用される。

【0023】本発明のエピタキシャル層の厚さを0.5 ~5 μmの極薄にすることにより、このエピタキシャル ウェーハからトランシスタを作製した場合に、トランジ スタの動作速度をより向上して高性能化することができ る。 との厚さが 0. 5 μ m 未満ではエピタキシャル層の 30 厚さの均一化が難しく、また5μπを超えると高性能と ならない。好ましい厚さは1~4μmである。

[0024]

【実施例】次に本発明の実施例を比較例とともに説明す

<実施例1>図3に示した位置P,に対応する領域をイ ンゴット全長にわたって育成するようにインゴットを引 上げた。このときドーパントとしてB(ボロン)を1× 10"atoms/cm'の浪度でドーブした。とのシ リコン単結晶インゴットからスライスされたシリコンウ 40 【0028】 ェーハ(図3のウェーハ♥、)をラッピングし、面取り 加工を施した後、鏡面研磨することにより、抵抗率が 0.02Qcmで直径が8インチのシリコンウェーハを 用意した。とのシリコンウェーハの表面における0.0 9 μ m以上のサイズの欠陥 (СОРを含む。)をレーザ パーティクルカウンタ(KLA-Tencor社製、S FSB200)を用いてを調べた。その結果、ウェーハ 当り10個観察された。

【0025】とのシリコンウェーハの表面に減圧CVD 法(80Torr)により、原料ガスとしてSiH。C

1.を、またエピタキシャル層の抵抗調整用にB.H.ガ スをそれぞれ用い、成長温度1080℃、成長速度1.μ m/分の条件で、厚さ3μmで抵抗率5Ωcmのエピタ キシャル層を形成した。これにより低抵抗基板で高抵抗 エピタキシャル層のエピタキシャルウェーハを得た。と のエピタキシャルウェーハの表面における0.09μm 以上のサイズの欠陥(COP及びLDを含む。)を上記 と同じレーザバーティクルカウンタを用いてを調べた。 その結果、0.09μm以上0.13μm未満では検出 不能であり、0.13μm以上ではウェーハ当り3個観

【0026】<実施例2>図3に示した位置P」に対応 する領域をインゴット全長にわたって育成するようにイ ンゴットを引上げた。とのときドーパントとしてB(ボ ロン)を1×10¹atoms/cm'の濃度でドープ した。とのシリコン単結晶インゴットからスライスされ たシリコンウェーハ(図3のウェーハ♥』)をラッピン グし、面取り加工を施した後、鏡面研磨するととによ り、抵抗率が0.02Qcmで直径が8インチのシリコ ンウェーハを用意した。基板となるシリコンウェーハの 表面、及びエピタキシャルウェーハの表面における0. 09μm以上のサイズの欠陥 (COP及びLDを含 む。)を実施例1と同じレーザパーティクルカウンタを 用いてを調べた。その結果、基板となるシリコンウェー ハ表面では10個、エピタキシャルウェーハ表面ではウ ェーハ当り7個観察された。

【0027】<比較例1>図3に示した位置P、に対応 する領域をインゴット全長にわたって育成するようにイ ンゴットを引上げ、実施例と同様にして直径が8インチ のシリコンウェーハ (図3のウェーハ♥、)を得た。引 上げ時に実施例と同様にB(ボロン)をドーブした。と れ以外は、実施例と同様にしてエピタキシャルウェーハ を作製した。基板となるシリコンウェーハの表面、及び エピタキシャルウェーハの表面における0. 09μm以 上のサイズの欠陥(COP及びLDを含む。)を実施例・ と同じレーザパーティクルカウンタを用いてを調べた。 その結果、基板となるシリコンウェーハ表面及びエピタ キシャルウェーハ表面に、それぞれリング状にウェーハ 当り100個観察された。

【発明の効果】以上述べたように、本発明によれば、ウ ェーハ面内でCOPもLDも殆ど発生しないシリコンウ・ ェーハをエピタキシャル層積層用の基板とすることによ り、薄膜のエピタキシャル層を形成したときにこのエピ タキシャル層表面にCOPもLDも殆ど生じない。これ により、電気的特性がより向上し、かつ製造時の歩留り も大きい薄膜のエピタキシャル層が形成されたエピタキ シャルウェーハが得られる。

【図面の簡単な説明】

【図】】ポロンコフの理論を基づいた、V/G比が臨界



10

点以上ではペーカンシー豊富インゴットが形成され、V /G比が臨界点以下ではインタースチシャル豊富インゴ ットが形成されることを示す図。

【図2】所望の引上げ速度プロファイルを決定するため の引上げ速度の変化を示す特性図。

【図3】本発明による基準インゴットのベーカンシー豊 宮領域、インタースチシャル豊富領域及びパーフェクト 領域を示すX線トポグラフィの概略図。

【図4】図3の位置P、に対応するシリコンウェーハW、 にOSFリングが出現する状況を示す図。


*・【図5】本発明の中央にOSFがリング状でなく、中心 部にのみ顕在化するように選定して引上げられた図3の 位置P, に対応するインゴットの断面図及びシリコンウ ェーハ♥,の説明図。

【図8】図3のシリコンウェーハW,の中心部にOSF が出現する状況を示す図。

【図7】本発明のベーカンシー固まり及びインタースチ シャル固まりが存在しない図3の位置P,に対応するイ ンゴットの断面図及びシリコンウェーハ♥,の説明図。


【図8】そのウェーハの平面図。 *10

【図1】




[図2]


【図5】




【図3】



【図4】



[図8]



(図 6)

(図 7)

(図 7)

フロントページの続き

(72)発明者 木村 雅貴 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 ドターム(参考) 4G077 AA02 AA03 AB01 AB06 BA04 CF10 DB01 SF052 KA05 SF053 AA12 D001 FF04 CG01 HH04 JJ01 JJ03 KK03 KK10 RR03 RR04